Penjanaan cip termasuk, pembuatan dan tiga pautan. Reka bentuk cip berada di barisan hadapan dalam percambahan cip.
Industri reka bentuk cip perlu bekerjasama rapat dengan pengilangan wafer belakang, pembungkusan dan pautan ujian rantaian industri. Ia bukan sahaja perlu untuk mempertimbangkan sama ada proses itu boleh mencapai reka bentuk litar yang sepadan pada peringkat reka bentuk, tetapi juga perlu menyepadukan sumber rantaian industri untuk memastikan bekalan produk cip yang tepat pada masanya. Oleh itu, ia juga merupakan ujian keupayaan perusahaan untuk menyelesaikan siri pengeluaran ini. Jinyu Semiconductor boleh menyediakan pelanggan dengan penyelesaian aplikasi sehenti dan perkhidmatan sokongan teknikal di tapak.
Cip mengandungi beribu-ribu simpang PN, kapasitor, perintang, wayar, dan lain-lain, jadi reka bentuk cip adalah industri intensif teknologi biasa, yang sangat menguji keupayaan teknikal jurutera, kerana tahap reka bentuk jurutera sebahagian besarnya menentukan prestasi, fungsi, kos dan faktor teras lain cip.
Pada permulaan reka bentuk cip, adalah perlu untuk menentukan tujuan, spesifikasi dan prestasi cip, supaya jurutera boleh membahagikan spesifikasi dalaman cip mengikut ciri-ciri cip, merancang ruang permintaan berfungsi setiap bahagian, wujudkan kaedah sambungan antara unit yang berbeza, dan tentukan arah keseluruhan reka bentuk. Bahagian ini nampaknya tidak mempunyai banyak kandungan teknikal, tetapi ia memainkan peranan penting dalam reka bentuk kemudian. Sekiranya bahagian wilayah tidak mencukupi, realisasi fungsi di kawasan ini tidak dapat diselesaikan, yang akan membawa kepada penggulingan semua kerja sebelumnya.
Kemudian, berdasarkan definisi spesifikasi awal, seni bina cip, modul perniagaan, bekalan kuasa dan reka bentuk tahap sistem lain ditakrifkan, seperti CPU, GPU, NPU, RAM, sambungan, antara muka, dll. Reka bentuk cip perlu mempertimbangkan secara menyeluruh interaksi sistem, fungsi, kos, penggunaan kuasa, prestasi, keselamatan, kebolehselenggaraan dan kebolehukur cip.
Seterusnya, mengikut skema yang ditentukan oleh reka bentuk sistem, pereka bentuk menjalankan reka bentuk litar khusus untuk setiap modul, dan menggunakan bahasa penerangan perkakasan khas (Verilog atau VHDL) untuk menerangkan pelaksanaan litar khusus pada peringkat RTL (Register Transfer Level) . Selepas kod dijana, adalah perlu untuk menentukan berulang kali sama ada gambar rajah reka bentuk get logik mematuhi spesifikasi dan mengubah suai mengikut ketat dengan spesifikasi dan piawaian yang ditetapkan sehingga fungsi itu betul.
Kemudian, dengan menggunakan alat sintesis logik, kod tahap RTL yang ditulis dalam bahasa perihalan perkakasan ditukar kepada senarai bersih peringkat get untuk memastikan litar memenuhi piawaian dalam kawasan, pemasaan dan parameter sasaran lain. Selepas selesai sintesis logik, adalah perlu untuk menjalankan analisis pemasaan statik, menggunakan model pemasaan tertentu, dan menganalisis sama ada ia melanggar had pemasaan yang diberikan oleh pereka bentuk untuk litar tertentu. Keseluruhan proses reka bentuk adalah proses berulang. Jika mana-mana langkah gagal memenuhi keperluan, langkah sebelumnya perlu diulang, malah kod RTL perlu direka bentuk semula.
Akhirnya, mengikut kawasan silikon dengan saiz yang diberikan oleh NetList, litar dibentangkan dan digulung, dan kemudian susun atur fizikal pendawaian disahkan dari segi fungsi dan pemasaan. Ini juga merupakan proses berulang. Jika pengesahan tidak memenuhi keperluan, langkah sebelumnya perlu diulang, dan akhirnya susun atur GDS (Geometry Data Standard) untuk pengeluaran cip dijana.
Perlu diingat bahawa banyak pembolehubah perlu dipertimbangkan dalam reka bentuk cip, seperti gangguan isyarat, pengagihan haba, dll. Ciri-ciri fizikal cip, seperti medan magnet dan gangguan isyarat, sangat berbeza di bawah proses pembuatan yang berbeza, jadi kami hanya boleh bergantung pada alatan EDA untuk mereka bentuk langkah demi langkah, mensimulasikan langkah demi langkah dan sentiasa membuat pilihan.
Selepas setiap simulasi, jika kesannya tidak ideal, ia perlu direka bentuk semula. Melalui pemeriksaan, simulasi, platform prototaip dan cara lain, ia bukanlah satu proses selepas reka bentuk selesai, tetapi tingkah laku yang berulang sepanjang setiap pautan reka bentuk. Ini adalah untuk mengetahui ralat fungsi perisian dan perkakasan sistem terlebih dahulu, mengoptimumkan lagi prestasi dan penggunaan kuasa, dan menjadikan reka bentuk tepat, boleh dipercayai dan selaras dengan spesifikasi cip yang dirancang pada asalnya. Ini adalah ujian hebat kebijaksanaan, tenaga, dan kesabaran pasukan.
